cover_image

先进封装技术(Semiconductor Advanced Packaging) - 1 混合键合技术(上)

晶上联盟
2024年10月17日 09:59

以下文章来源于CAE工程师笔记 ,作者CAE工程师笔记Tony

CAE工程师笔记 .

分享和交流半导体先进技术

随着半导体技术的飞速发展,各类集成电路的功能也日益多样化,人工智能 、 汽车电子等应用促使集成电路向着高性能、高集成度、高可靠性的方向发展。

图片

由于半导体摩尔定律逐渐逼近极限,前道芯片制造已经逐渐达到技术升级的瓶颈,很难在保持成本不变的情况下增加单位面积的晶体管数量,因此,国际上逐渐开始重视先进封装技术,以求通过后道的高密度互连技术突破摩尔定律的极限。例如芯粒技术、 2.5D 转接板技术、3D 堆叠技术等。

图片

目前的 3D 堆叠技术需要大规模使用 TSV 和 FC-BGA 技术,过多的通孔与焊球结构影响集成电路的可靠性,例如焊料、底填胶、TSV 中的空洞在复杂的工作环境下都将成为致命的缺陷。此外,3D 堆叠焊球/焊柱的尺寸最小只能达到 20~50 μm,很大程度地限制了互连密度的提高。因此,开发高密度、高可靠性的 3D 堆叠技术成为先进封装技术领域内的热门方向。

图片

混合键合 (Hybrid Bonding) 技术是将 Cu/SiO2 打磨出极其光滑的表面,当表面足够光滑时,不同界面之间将会产生范德华力,稍微施加压力或高 温,就可以实现永久键合,Cu-Cu、SiO2-SiO2、CuSiO2 界面之间都可以同时键合,故称为混合键合。 

图片

图片

Hybrid Bonding 技术是在倒装焊技术的基础上发展起来的新一代 3D 键合技术。目前大多数先进 3D 堆叠芯片采用的是 TSV 转接板+倒装微凸点的工艺,例如 CoWoS 、Foveros、EMIB 等工艺,均使用 TSV 作为 3D 互连的手段,一个芯片的电信号经过 TSV 传输后需要经过扇出再布线、 倒装微凸点进入到另一个芯片。

图片

在 3D 堆叠技术中会用到大量的 TSV 路径,它利用多次离子刻蚀技术获得深宽比为 10∶1 以上的通孔,然后将铜电镀填充进入通孔中,再减薄硅片获得填满铜的 TSV 通孔

图片

制备 TSV 的过程十分困难, 需要不断地重复刻蚀、制备钝化层、溅射种子层、 电镀等步骤,目前国内的 TSV 技术很难实现完美的纵向铜柱。此外,TSV 后通常要进行倒装回流焊,将铜柱末端与另一个芯片的铜布线相连,而 FC 工艺的植球、底填过程复杂,结合力差,易出现虚焊、空洞等缺陷,如果 3D 结构过于复杂,用传统的 FC 工艺会事倍功半。

图片

目前业界广泛使用的 3D 堆叠是晶圆级 TSV 扇出 3D 堆叠。首先在填 Cu 的 TSV 盲孔芯片上表面制备出扇出再布线、UBM 和微凸点,用于与上方芯片的互连。然后减薄芯片将 TSV 下端露头。最后在芯片下表面制备出 UBM 用于与下方芯片的互连。由于整个 TSV 打通的过程在 FEOL 和 BEOL 流程之间,所以称为中通孔流程。这种工艺仍然依赖倒装回流焊实现各个芯片之间的互连,微凸点焊球与 TSV 末端需要通过再布线和 UBM 实现互连。这种传统 3D 堆叠的优点是互连均在百微米级别完成,可以使用成熟的 FC 工艺,成本低,但缺点是每一层互连都要经历再布线,工艺复杂,界面数量过多,分层失效发生的可能性较大,失效的概率会随着堆叠层数的增加而成倍增长,在可靠性上限制 了 3D 堆叠的层数。

图片

Hybrid Bonding 技术是一种能够实现微米级、无凸点的互连技术,目前有待解决的问题点包括集中于低粗糙度的磨平方法、高精度的对准方法、晶圆翘曲的控制方法和铜焊盘凹陷的控制方法等。

图片

Hybrid Bonding 键合精度的极限可以达到 1 μm 以下,已经实现量产的 Hybrid Bonding 技术将焊盘直径控制在 10 μm 左右,因为前道晶圆厂所制备的铜焊盘直径仍然在 10 μm 以上,10 μm 的Hybrid Bonding 技术可以恰好将不同芯片的铜焊盘进行互连,较扇出工艺省去了再布线、植球、倒装、底填等步骤,是目前先进封装的核心键合技术之一。

图片

Hybrid Bonding 技术的优点是简化了 3D 堆叠的布线层,与含有 TSV 的 3D 堆叠技术相比,Hybrid Bonding 技术可以直接省略再布线,甚至部分 前道布线,使设计难度降低,并且避免再布线和倒装回流焊可提高可靠性。

图片

Hybrid Bonding 的光刻镀铜可以实现与前道工艺一样的线宽和节距,即可以直接用于互连直径小于 10 μm 的焊盘,远低于百微米级或毫米级的植球直径,从而可以大大增加封装堆叠时互连的密度,同时整个过程 是全固态过程,不涉及任何金属的熔融,可以避免焊料桥连和空洞的形成,将有效提高电子器件的可靠性。该方法彻底省略了目前晶圆级封装常用的扇出及 FC 工艺,不借助任何桥芯片的设计,属于真正意义上的 3D 堆叠封装技术。

图片

Hybrid Bonding 技术的大规模应用会使集成电路产线更加集中,使前道晶圆厂和后道封装厂的界限变得更加模糊,协同创新将成为该技术发展的趋势。由于需要频繁使用晶圆加工的光刻机、电镀设备、CMP 设备等,又要结合封测中的转接板、倒装贴片等技术,当前仅有少数大型半导体厂才具备实施该技术的能力,未来的前沿研究也会被这些大型半导体厂所引领。

图片

2016 年日本索尼公司率先将 Hybrid Bonding 技术应用于 CIS 图像传感器产品的商业化并量产,解决高密度像素与电学信号并行处理难题。近两年,索尼使用该技术已经将互连节距降到 2 μm 以下 ,成为推动 CIS 图像传感器产品革新的重要使能技术。

图片

长江存储提出的 Xtacking 技术,也是基于Hybrid Bonding W2W 技术实现 NAND 闪存芯片中 CMOS 外围电路和 NAND 存储阵列堆叠集成,由于外围电路堆叠置于存储单元之上,实现了比传统 3D NAND 更高的存储密度。

图片

AMD 3D V-Cache 技术通过 TSV 及 Hybrid Bonding 将缓存与处理器直接在厚度方向堆叠。Hybrid Bonding 中 Cu-Cu 直接键合没有焊料,改善了热表现、互连密度,单位信号的能耗是传统微凸点方案的三分之一。

图片

目前 Hybrid Bonding 技术在 10 μm 节距以下的电学性能、热学性能等方面凸显优势。随着技术的进步,互连节距进一步降低至 0.1 μm 甚至以下时,将驱动集成电路在更细颗粒度层面的三维架构创新设计。

(未完待续~)

这里是CAE工程师笔记,ID:CAEnotes,知行合一,分享自己的经验和干货,照亮别人也温暖自己,欢迎关注!



继续滑动看下一个
晶上联盟
向上滑动看下一个